在RFSoC平台環境下雷達目標模擬器與脈衝雷達之設計與實現

簡易檢索 / 詳目顯示

回結果列表

研究生：	張育群 Yu-Chun Chang
論文名稱：	在RFSoC平台環境下雷達目標模擬器與脈衝雷達之設計與實現 Design and Implementation of Radar Target Emulator and Pulse Radar in the RFSoC Platform Environment
指導教授：	陳逸民 Yih-Min Chen
口試委員:
學位類別：	碩士 Master
系所名稱：	資訊電機學院 - 通訊工程學系 Department of Communication Engineering
論文出版年：	2023
畢業學年度：	112
語文別：	中文
論文頁數：	168
中文關鍵詞：	雷達目標模擬器、時變通道、脈衝雷達、匹配濾波器、峰值檢測器
外文關鍵詞：	ZCU111, Block RAM
相關次數：	點閱：9 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

本論文著重在 RFSoC 平台環境下雷達目標模擬器和脈衝雷達之設計與實
現。雷達目標模擬器用於模擬時變通道的效應，包括時變的延遲、都卜勒頻率偏移與訊號的衰減與增益。脈衝雷達是一種常用的雷達系統，使每個脈衝信號在持續時間內保持恆定的信號水平，從而降低信號處理的複雜度，脈衝雷達的目的在於驗證雷達目標模擬器。
本論文在兩台 ZCU111 上實現，一台作為脈衝雷達，另一台作為雷達目標模擬器，先在作為雷達的 ZCU111 透過 DAC 產生脈衝雷達訊號並送進雷達目標模擬器的 ADC，依照所設計的時變延遲、相位變化以及訊號衰減來模擬時變通道，雷達目標模擬器的 DAC 會進到雷達的 ADC，最後由雷達收到的訊號做來分析。
本篇論文均為八路平行化的硬體架構，包含 Pulse Radar Signal Generator 模組、Matched Filter 模組、Peak Detector 模組、同步接收模組、Delay 模組(Block RAM)、相位旋轉模組(Cordic)、訊號衰減模組以及 RF Data Converter 來實現。

This paper focuses on the design and implementation of Radar Target Emulator and Pulse Radar in the RFSoC Platform Environment. The Radar Target Emulator is employed to simulate the effects of time-varying channels, including time-varying delay, Doppler frequency shift, signal attenuation and gain. Pulse Radar, a commonly used radar system, maintains a constant signal level for each pulse signal within its duration, reducing the complexity of signal processing. The purpose of the Pulse Radar is to validate the Radar Target Emulator.
This paper presents the implementation of Radar Target Emulator and Pulse Radar transmitter and receiver system on two ZCU111 boards. One board is used as the Pulse Radar, and the other as the Radar Target Emulator. The radar signal is
generated on the ZCU111 board acting as the Pulse Radar and is sent to the Radar Target Emulator’s ADC via radar’s DAC. The Radar Target Emulator then emulates the target signal based on designed time-varying delay, phase variation and signal attenuation. The output from the Radar Target Emulator’s DAC is fed back to the radar’s ADC, and the receiver signal is then analyzed by the radar.
The hardware architecture employed in this paper is eight-way parallelized, incorporating modules such as the Pulse Radar Signal Generator module, Matched Filter module, Peak Detector module, Synchronous Receiver module, Delay module
(Block RAM), Phase Rotation module (Cordic), Signal Attenuation module, and RF Data Converter.

摘要    i
Abstract    ii
目錄    v
圖目錄    viii
表目錄    xiv
第一章    緒論    1
1-1    研究動機與背景    1
1-2  章節簡介    2
第二章    目標模擬器與脈衝雷達介紹    3
2-1  目標模擬器    3
2-2  雷達通道    4
2-2-1  實際雷達信號延遲    5
2-2-2  實際雷達信號頻率偏移    6
2-2-3  實際雷達信號強度衰減    7
2-3  實驗情境    8
2-3-1  時變延遲    10
2-3-2  都卜勒效應(Doppler Effect)    11
2-3-3  通道衰減    13
2-4  雷達系統基本原理    15
2-5  雷達訊號特性    15
2-6  脈衝雷達    16
2-7-1  脈衝雷達的發射訊號    17
2-7-2  脈衝雷達的回波訊號    19
第三章 系統架構    20
3-1  RFSoC(射頻系統單晶片)    20
3-1-1  Processing System    21
3-1-2  Programming Logic    22
3-2  硬體平台    22
3-3  系統設計流程    24
第四章 目標模擬器與脈衝雷達硬體實現    27
4-1系統架構    27
4-2 目標模擬器系統架構    28
4-2-1 Parameter Table    29
4-2-2 Target Emulator    32
4-3 脈衝雷達系統架構    50
4-3-1 雷達訊號產生器(Radar Signal Generator)    51
4-3-2 Radar Receiver    56
第五章 RFSoC平台之實現    70
5-1  Zynq UltraScale MPSoC (多處理器系統單晶片)    70
5-2  RFSoC Direct Memory Access(DMA)    73
5-3     RFSoC DAC/ADC    75
5-3-1  RFSoC Clock    77
5-3-2  RFSoC Nyquist Zone Operation    80
5-3-3  RFSoC DAC/ADC資料之擺放    81
5-3-4  RFSoC DAC/ADC 操作介面    86
5-4  RFSoC平台使用流程    88
5-4-1  脈衝雷達Server端(RFSoC)使用流程    89
5-4-2  脈衝雷達Client端(PC)使用流程    94
5-4-3  目標模擬器Server端(RFSoC)使用流程    98
5-4-4  目標模擬器Client端(PC)使用流程    104
第六章 系統硬體實現結果    108
6-1 硬體資源使用率    108
6-2 硬體操作頻率    112
6-3 脈衝雷達與目標模擬器規格    113
6-4 硬體測試環境與結果    115
6-4-1 脈衝雷達測試環境與結果    116
6-4-2 目標模擬器測試環境與結果    130
第七章 結論    148
參考文獻    149


                                

[1] Radartutorial. Basic. Retrieved from
https://www.radartutorial.eu/02.basics/Pulse%20Radar.en.html
[2] Xilinx. Product Table. Retrieved from
https://www.xilinx.com/products/silicon-devices/soc/rfsoc.html#ProductTable
[3] Xilinx(2018, Decdmber 5). Zynq UltraAcale+ RFSoC RF Data Converter Evaluation
Tool(ZCU111) User Guide. Retrieved from
https://www.xilinx.com/content/dam/xilinx/support/documents/boards_and_kits/zcu111/2018
_3/ug1287-zcu111-rfsoc-eval-tool.pdf
[4] Xilinx(2018, April 17). Zynq UltraScale+ RFSoC RF Data Converter 2.0 LogiCORE IP
Product Guide. Retrieved from
https://www.xilinx.com/support/documentation/ip_documentation/usp_rf_data_converter/v2_
0/pg269-rf-data-converter.pdf
[5] Arm Developer. AMBA 4 AXI4-Stream Protocol Specification. Retrieved from
https://developer.arm.com/documentation/ihi0051/a?lang=en
[6] Xilinx. PYNQ:PYTHON PRODUCTIVITY. Rertieved from
http://www.pynq.io/
[7] 黃冠球, 以RFSoC平台實現毫米波寬頻OFDM傳收器, 國立中央大學通訊工程所碩
士論文

簡易檢索 / 詳目顯示

相關論文