頻率合成器之相位雜訊對於LTE規格OFDMA/SCFDMA訊號品質影響

簡易檢索 / 詳目顯示

回結果列表

研究生：	胡登程 Deng-cheng Hu
論文名稱：	頻率合成器之相位雜訊對於LTE規格OFDMA/SCFDMA訊號品質影響 Frequency Synthesizer Contribution Phase Noise for LTE OFDMA/SCFDMA Signal Effect
指導教授：	陳逸民 Yih Min Chen
口試委員:
學位類別：	碩士 Master
系所名稱：	資訊電機學院 - 通訊工程學系在職專班 Executive Master of Communication Engineering
論文出版年：	2015
畢業學年度：	103
語文別：	中文
論文頁數：	113
中文關鍵詞：	頻率合成器
外文關鍵詞：	Frequency Synthesizer
相關次數：	點閱：23 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

頻率合成器是通訊系統之發射機與接收機的重要核心，而為了提高LTE OFDMA/SCFDMA之傳輸效益，本論文分別針對頻率合成器之相位雜訊貢獻進行分析與討論，但可以發現為了滿足頻率解析度以及鎖定時間之需求，使得除頻器除值必須變大，可是這樣會造成除頻器的相位雜訊也跟著被放大，所以為了抑制除頻器的相位雜訊，所以必須將迴路濾波器的頻寬縮小，但是這樣又會使得抑制電壓控制振盪器的相位雜訊能力變差，且系統鎖定時間變慢，為了改善這情況，是本論文之研究重點，最後再將頻率合成器之相位雜訊透過MTALAB與LTE OFDMA/SCFDMA訊號結合，並且進行模擬觀察頻率合成器之相位雜訊對於LTE OFDMA/SCFDMA訊號品質的影響性。

The frequency synthesizer is critical to the functions of transmitter and receiver in the communication system. Present study investigated the contribution of frequency synthesizer phase noise to improve the transporting performance efficiency of LTE OFDMA/SCFDMA. Optimization of the frequency resolution and locked time conditions leads to the frequency divider value and phase noise of frequency divider increased. To suppress the phase noise of frequency divider, bandwidth of the loop filter must be reduced. However, reduced bandwidth increased phase noise of voltage controlled oscillator and slowed the locked time of the system. To improve the performance, we combine phase noise of the frequency synthesizer with LTE OFDMA/SCFDMA signal using MATLAB. The effects of frequency synthesizer phase noise to LTE OFDMA/SCFDMA signal quality were simulated and analyzed.

摘要 .............................................. iv
ABSTRACT .......................................... v
圖目錄 ............................................. x
表目錄 ............................................. xvi
第一章 緒論 ......................................... 1
1 研究動機 ........................................ 1
2 章節提要 ........................................ 3
第二章 Long Term Evolution系統介紹 ................... 4
1 正交分頻多工簡介 ................................. 4
1.1 正交分頻多工調變介紹 ............................ 4
1.2 循環字首 ....................................... 6
2 長期演進技術結構 .................................. 7
2.1 資源區塊(Resource Block，RB) ................... 8
2.2 長期演進技術分工模式 ............................ 9
3 實體層下行通道系統介紹 ............................ 10
3.1 下行鏈路通道介紹 ................................ 10
3.2 長期演進技術通道傳輸參數 ......................... 19
第三章 頻率合成器 ..................................... 20
1 頻率合成器基本架構介紹 ............................. 20
1.1 相位頻率偵測器(Phase Frequency Detector，PFD) ... 21
1.2 電荷幫浦(Charge Pump，CP) ...................... 22
1.3 迴路濾波器(Loop Filter) ........................ 25
1.4 電壓控制振盪器(Voltage-Controlled Oscillator，VCO).27
1.5 除頻器(Frequency Divider) ...................... 29
2 頻率合成器的轉移函數分析 ........................... 31
3 頻率合成器的相位雜訊分析 ........................... 35
3.1 相位雜訊來自參考頻率 ............................. 36
3.2 振盪器的相位雜訊 ................................ 39
3.3 相位雜訊來自電壓控制振盪器 ....................... 43
3.4 相位雜訊來自除頻器 .............................. 45
第四章 使用ADS模擬驗證頻率合成器 ....................... 49
1 Advanced Design System系統使用簡介 ............... 49
1.1 Advanced Design System模擬設計步驟 ............. 49
2 Frequency Synthesizer暫態模擬驗證 ................ 55
2.1 相位頻率偵測器模擬結果 .......................... 55
2.2 充電幫浦模擬結果 ............................... 58
2.3 除頻器模擬結果 ................................. 61
2.4 頻率合成器暫態響應模擬結果 ...................... 64
3 Frequency Synthesizer相位雜訊模擬驗證 ............ 72
3.1 振盪器的相位雜訊貢獻之模擬 ...................... 72
3.2 除頻器的相位雜訊貢獻之模擬 ...................... 73
3.3 頻率合成器的相位雜訊模擬結果 .................... 76
4 特性與結果討論 ................................... 80
第五章 以頻率合成器產生LTE射頻訊號之性能評估 ............ 82
1 誤差向量振幅值(Error Vector Magnitude) ........... 85
2 頻率合成器之相位雜訊對於OFDMA/SCFDMA訊號影響 ....... 88
3 頻率合成器之鎖定時間對於LTE Handover影響 ........... 92
第六章 結論 .......................................... 95
參考文獻 ............................................. 96
                                

[1] 劉深淵, 楊清淵, 鎖相迴路. 滄海書局. 2006
[2] 高曜煌, 射頻鎖相迴路IC設計. 滄海書局. 2005
[3] Dean Banerjee,“PLL Performance, Simulation, and Design”.4th
Edition.
[4] Ken Kundert,“Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesuzers”.
[5] Ching-Yuan Yang,“Phase-Locked Loop”.National Chung-Hsing University Department of Electrical Engineering.
[6] R. Poore. (2001, May.). Agilent EEs of EDA. “Phase noise and jitter”. Agilent Technologies.
[7] Fabrice Sthal, Serge Galliou, Nicolas Gufflet, and Marc Mourey,” Predicting Phase Noise in Crystal Oscillators”. ieee transactions on ultrasonics, ferroelectrics, and frequency control, vol. 52, no. 1, january 2005
[8] Sushil Subramanian,”Behavioral Time Domain Modeling of RF Phase-Locked Loops”.
[9] Denis Petrovic, Wolfgang Rave and Gerhard Fettweis,”COMMON PHASE ERROR DUE TO PHASE NOISE IN OFDM-ESTIMATION AND SUPPRESSION”.
[10]Erik Dahlman, Stefan Parkvall, and Johan Sköld, “4G LTE/LTE-Advanced for Mobile Broadband”.
[11]3GPP,”ETSI TS 136 133”.(V9.3.0)
[12]3GPP,”ETSI TS 136 104”.(V10.2.0)

簡易檢索 / 詳目顯示

相關論文