目錄 摘要 i Abstract ii 誌謝 iii 目錄 iv 圖目錄 viii 表目錄 xii 第一章、 緒論 1 1.1 研究動機與背景 1 1.2 章節簡介 2 第二章、 DVB-S2規格及收發機系統介紹 3 2.1 DVB-S2發射端架構 3 2.2 Stream Adaptation 5 2.2.1 Baseband Header Insertion 5 2.2.2 Padding 6 2.2.3 Baseband (BB) Scrambling 7 2.3 FEC (Forward Error Correction) Encoding 8 2.3.1 BCH Encoder (Outer Encoding) 8 2.3.2 LDPC Encoder (Inner Encoding) 9 2.3.3 Bit Interleaver 10 2.4 Bit Mapping 12 2.5 Physical Layer (PL) Framing 13 2.5.1 Dummy PL Frame insertion 14 2.5.2 PL Signalling 14 2.5.3 Physical Layer (PL) Scrambling 16 2.6 Burst Framing 17 2.6.1 DVB-RCS2 Linear Modulation Burst 18 2.6.2 Preamble Sequence 19 2.7 Baseband Filter 19 2.7.1 Square-Root Raised Cosine (SRRC) Pulse Shaping Filter 20 2.7.2 Up-Sampling Filter 21 2.8 基頻接收端 23 2.8.1 Down-Sampling Filter 24 2.8.2 Matched Filter 25 2.8.3 Initial Timing & Phase Synchronization 25 2.8.4 DVB-S2 Burst Transmission Receiver 26 第三章、 突發傳輸之發射端前導碼設計 與接收端初始同步 27 3.1 發射端與接收端流程介紹 27 3.2 發射端Burst Framing 28 3.2.1 Preamble Sequence 28 3.2.2 DVB-RCS2 UW 29 3.2.3 Gold Code 29 3.3 符碼時間偏差 30 3.4 符碼時間同步演算法 34 3.4.1 盲蔽式(NDA)符碼時間同步演算法 34 3.4.2 初始時間同步與載波相位同步 35 3.4.3 Up Sampling Polyphase Filter 36 3.5 Preamble Correlation 40 3.6 模擬情境 43 3.6.1 初始時間同步 44 3.6.2 前導碼之性能 45 3.6.3 初始載波相位同步 47 第四章、 硬體架構與實現 48 4.1 AXI4-Stream溝通介面 48 4.2 發射端Burst Framing 49 4.3 接收端初始時間與相位同步(Pre-synchronization) 53 4.3.1 Up Sampling Polyphase Filter 54 4.3.2 Preamble Correlator 56 4.3.3 Peak Detector & Comparator 57 4.4 Flush Controller 58 第五章、 軟體定義無線電平台實現與驗證 61 5.1 軟體定義無線電(Software Defined Radio, SDR) 61 5.2 ZCU111 RFSoC平台 61 5.2.1 RF Data Converter 62 5.2.2 RFSoC Clock Stucture 69 5.2.3 RF-DAC/RF-ADC 基頻數位資料擺放 70 5.2.4 RF Data Converter設定介面 73 5.2.5 RFSoC平台使用流程 76 5.3 ZCU111平台驗證 77 5.3.1 硬體資源使用率及操作頻率 78 5.3.2 ZCU111平台自發自收實驗結果 82 第六章、 結論 87 參考文獻 88   圖目錄 圖 1 DVB-RCS2 衛星通訊示意圖 1 圖 2 DVB-S2發射端架構 4 圖 3 Stream Adapter 輸出之BB Frame格式 5 圖 4 基頻擾碼器(BB Scrambler)架構 7 圖 5 位元穿插前之FEC Frame格式 8 圖 6 8PSK Normal FEC Frame除碼率3/5外之位元交錯器架構 11 圖 7 8PSK Normal FEC Frame碼率3/5之位元交錯器架構 11 圖 8 各調變之星座圖 12 圖 9 PL Frame格式 14 圖 10 PLS Code編碼器 15 圖 11 PLS Code生成矩陣 16 圖 12 PL Scrambling隨機序列Rn(i)生成器 17 圖 13 PL Scrambling完之PL Frame 17 圖 14 Processing for DVB-RCS2 LM Burst 18 圖 15 Linear Modulation burst structure 19 圖 16 發射端流程 20 圖 17 接收端流程 23 圖 18 DVB-S2 突發傳輸接收機流程架構 26 圖 19 發射端架構 27 圖 20 接收端架構 27 圖 21 Burst Frame Timeslot 28 圖 22 DVB-RCS2 Linear Modulation Burst 29 圖 23 Gold Code編碼架構圖 30 圖 24 眼圖 30 圖 25 正確時間相位取樣(無ISI現象) 31 圖 26 在不對的時間相位取樣(有ISI現象) 31 圖 27 含有CFO之符碼同步 32 圖 28 含有CPO之符碼同步 32 圖 29 接收端的符碼取樣點(白點)和理想取樣點(黑點)時間相位偏差 33 圖 30 時間同步典型架構 34 圖 31 盲蔽式(NDA)符碼時間同步演算法收斂情況 35 圖 32 接收機Initial Timing & Phase Synchronization架構 36 圖 33 Matlab Filter Designer設定介面 38 圖 34 濾波器係數的脈衝響應 38 圖 35 升取多相濾波器架構 39 圖 36 OVSR 16倍示意圖 41 圖 37 4種Timing Phase之Preamble Correlation 41 圖 38 未經初始時間相位同步 44 圖 39 經過初始時間相位同步 44 圖 40 兩組前導碼Miss Detection Rate 46 圖 41 AXI4-Stream雙向溝通介面 48 圖 42 Burst Framing模組介面 49 圖 43 Burst Framing硬體架構 50 圖 44 Burst Controller 模組架構 51 圖 45 Controller狀態機流程圖 52 圖 46 Controller狀態機時序示意圖 52 圖 47 Pre-synchronization模組介面 53 圖 48 Pre-synchronization內部硬體架構 54 圖 49 Up Sampling Polyphase Filter架構 55 圖 50 FIR濾波器架構 55 圖 51 平行四路Correlator硬體架構 56 圖 52 Correlator 硬體架構 56 圖 53 平行四路Peak Detector & Comparator架構 57 圖 54 Peak Detector 硬體架構 58 圖 55 Flush Controller架構 59 圖 56 Vivado Behavioral Simulation of Flush Controller for STS 60 圖 57 Vivado Behavioral Simulation of Flush Controller for CFO 60 圖 58 ZCU111系統架構 62 圖 59 Zynq UltraScale+RFSoC RF Data Converter IP架構 63 圖 60 RF Data Converter Tile架構 64 圖 61 RF-DAC tile之電路架構 64 圖 62 RF-ADC tile之電路架構 65 圖 63 RF-DAC 方塊圖 66 圖 64 RF-DAC插值濾波器 66 圖 65 RF-DAC Nyquist Zone頻率響應 67 圖 66 RF-ADC 方塊圖 68 圖 67 RF-ADC抽取濾波器 69 圖 68 ZCU111 Clocking架構 70 圖 69 TVALID before TREADY handshake 70 圖 70 TREADY before TVALID handshake 71 圖 71 TVALID with TREADY handshake 71 圖 72 DAC 複數I/Q輸入實數輸出之資料路徑 72 圖 73 DAC數位基頻訊號擺放格式 72 圖 74 ADC實數輸入複數I/Q輸出之資料路徑 73 圖 75 ADC數位基頻訊號擺放格式 73 圖 76 Data Converter參數設定介面 74 圖 77 Calibration mode 74 圖 78 Data Converter Clock設定 75 圖 79 Data Converter PLL設定 75 圖 80 RFSoC平台使用流程 77 圖 81 DVB-S2突發傳輸收發機於ZCU111平台驗證之流程架構圖 78 圖 82 Burst Framing模組硬體資源使用率 79 圖 83 Pre-Synchronization模組硬體資源使用率 79 圖 84 Burst Framing模組Timing Report 與Critical Path(256MHz) 80 圖 85 Burst Framing模組Timing Report 與Critical Path (581MHz) 80 圖 86 Pre-Synchronization模組Timing Report 與Critical Path (256MHz) 81 圖 87 Pre-Synchronization模組Timing Report 與Critical Path (343MHz) 81 圖 88 RFSoC ZCU111與XM500 82 圖 89 Burst Transmission訊號自發自收結果 84 圖 90 理想取樣時間在非整數倍時之自發自收結果 86   表目錄 表 1 DVB-S2 MODCOD列表 3 表 2 DVB-S2 Normal FEC Frame編碼參數 6 表 3 DVB-S2 Short FEC Frame編碼參數 6 表 4 Normal FEC Frame(nldpc=64800 bits)之BCH多項式參數表 9 表 5 Short FEC Frame(nldpc=16200 bits)之BCH多項式參數表 9 表 6 不同調變模式和FEC Frame規格下位元交錯器之參數 10 表 7 16APSK星座圖最佳半徑比γ 13 表 8 32APSK星座圖最佳半徑比 γ1、γ2 13 表 9 DVB-S2 編碼碼率及調變對應之MODCOD參數 15 表 10 PL Scramble序列參數 16 表 11 接收端升取濾波器係數 37 表 12 四種Timing Phase經NDA時間同步後結果 42 表 13 不同前導碼比較 45 表 14 有無初始相位同步比較 47 表 15 FIR2濾波器係數 66 表 16 FIR1濾波器係數 67 表 17 FIR0濾波器係數 67 表 18 發射訊號規格 82