跳到主要內容

簡易檢索 / 詳目顯示

回結果列表
研究生： 陳保霖
Bao-Lin Chen
論文名稱： 電阻串數位類比轉換器之類比多工器設計
Design of Analog Multiplexer in a Resistor-String DAC
指導教授： 陳竹一
Jwu-E Chen
口試委員:
學位類別： 碩士
Master
系所名稱： 資訊電機學院 - 電機工程學系
Department of Electrical Engineering
畢業學年度： 95
語文別： 中文
論文頁數： 50
中文關鍵詞： 類比多工器
外文關鍵詞： Analog Multiplexer
相關次數： 點閱：9  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 本篇論文為實現多級與單級256-對-1類比多工器，僅採用NMOS傳輸閘作為開關閘，對此類比多工器提出突波分析並且比較突波造成開關位準不精確的原因，發現存在於多級架構多工器的關鍵路徑上，預先充電現象將會使得電路產生很嚴重的突波，所以得到單級256-對-1類比多工器是最佳的設計，同時我們再最佳化解碼器電路設計，使得突波從13.3 VLSB(多級)最後改善到0.5 VLSB(單級)。

    This paper aims to implement an analog multiplexer by using only NMOS pass transistor as switching gate.Two types of structures including multi-stages and single-stage are compared to evaluate their circuit performance. For these analog multiplexers, glitch analysis is proposed and applied to explore the factor of inaccuracy of voltage level due to switching. It is shown that the mechanism of pre-charge will cause a serious glitch effect on the critical path of a multi-stages analog multiplexer. Finally the single-stage structure is adopted. By optimizing the design of the corresponding decoders, the glitch can be significantly reduced from 13.3 VLSB for multi-stages to 0.5 VLSB for single-stage.

    摘要 i Abstract ii 誌謝 iii 目錄 iv 圖目錄 vi 表目錄 viii 第一章 前言 1 1-1 動機 1 1-2 簡介 1 第二章 兩種類比多工器電路 4 2-1 開關電路 4 2-2 解碼器電路 5 第三章 NMOS 開關基本特性 8 3-1 開關的選用 8 3-1-1 OP 運算放大器的輸入共模電壓範圍 8 3-2 類比電壓輸出範圍 10 3-3 電路的操作速度 13 第四章 實際NMOS 開關的不理想效應 17 4-1 訊號的取樣與保持 17 4-2 資料的傳輸情形 19 4-3 NMOS 開關不理想效應一：電荷注入（Charge Injection） 21 4-4 電荷注入效應的影響 23 4-5 NMOS 開關不理想效應二：時脈饋入（Clock Feedthrough） 24 4-6 增加虛擬NMOS（Dummy NMOS）改善電荷注入 26 4-7 增加虛擬NMOS（Dummy NMOS）消彌時脈饋入 27 第五章 解碼器電路的設計考量 29 5-1 多級類比開關與一位元解碼器 30 5-2 修正後的一位元解碼器和驅動電路設計 32 5-3 多級類比多工器架構Glitch 的真正成因 36 5-4 單級類比開關和8-對-256 解碼器 39 5-5 兩種類比多工器的比較 47 第六章 結論 49 參考文獻 50

    [1]B. Razavi, “Design of Sample-and-Hold Amplifier for High-Speed Low-Voltage A/D”, IEEE 1997 Custom Integrated Circuits Conference, May 1997, pp.59-66.
    [2]J. Krupar, R. Srowik and J. Schreiter, “Minimizing Charge Injection Errors In High-Precision, High-Speed SC-Circuits”, IEEE ISCAS, Vol. 1, May 2001,pp.727–730.
    [3]Healey Peter (Ipswich, GB2), Binary tree switching network, United States Patent 5212587, May 18, 1993.
    [4]B. Razavi, Design of Analog Integrated Circuits, McGraw-Hill Companies, 1st, Boston:McGraw-Hill 2001.
    [5]范可立, “The Non-linearity Error Cancellation of Digitize Analog Waveform Recorder”,中原大學電子工程學系碩士班, July 2004.
    [6]謝恂, “Two-Stage OP-Amp Layout by Spatial Correlation Analysis”, 國立中央大學電機工程學系電子組碩士班, July 2006.
    [7]林昀, 電子學 上冊, 一版, 鼎茂圖書, Mar. 2002.
    [8]王嘉安, 基本電學, 初版, 台灣全華, Aug. 1994.
    [9]蕭培鏞, 吳孟賢, Hspice 積體電路設計分析與導論, 初版, 台灣東華, July 2005.

    QR CODE
    :::