簡易檢索 / 詳目顯示
| 研究生： |
黃筠茵 Yun-Yin Huang |
|---|---|
| 論文名稱： |
適用於多步幅卷積神經網路之比特級稀疏性感知壓縮情境及加速器架構設計 Bit-Level Sparsity-Aware Compression and Accelerator Architecture Design for Multi-Stride Convolutional Neural Networks |
| 指導教授： |
周景揚
Jing-Yang Jou |
| 口試委員: | |
| 學位類別： |
碩士 Master |
| 系所名稱： |
資訊電機學院 - 電機工程學系 Department of Electrical Engineering |
| 論文出版年： | 2024 |
| 畢業學年度： | 113 |
| 語文別： | 英文 |
| 論文頁數： | 58 |
| 相關次數： | 點閱：6 下載：0 |
| 分享至: |
| 查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報 |
全文公開日期 2029/11/07全文公開日期 2029/11/07 (校外網路)