以實務軟體定義無線電實現LTE上行鏈路收發機｜國立中央大學博碩士論文系統

簡易檢索 / 詳目顯示

回結果列表

研究生：	陳俊棋 Chun-Chi Chen
論文名稱：	以實務軟體定義無線電實現LTE上行鏈路收發機 Design and Implementation of LTE Uplink Transceiver with SDR Platform
指導教授：	陳逸民 Yih-Min Chen
口試委員:
學位類別：	碩士 Master
系所名稱：	資訊電機學院 - 通訊工程學系 Department of Communication Engineering
論文出版年：	2016
畢業學年度：	105
語文別：	中文
論文頁數：	90
中文關鍵詞：	長期演進技術、單載波頻分多址、軟體定義無線電
外文關鍵詞：	LTE, SC-FDMA, SDR
相關次數：	點閱：16 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

本篇論文將介紹如何在軟體定義無線電平台上實現LTE上行鏈路規格之收發機，長期演進技術(Long Term Evolution, LTE)為第四代行動通訊重要技術之一，此技術主要為單載波頻分多址(Single-Carrier Frequency Division Multiple Access, SC-FDMA)系統，基本架構相似於(Orthogonal Frequency Division Multiplexing, OFDM)，SC-FDMA 是OFDM 先經由預編碼運算，此運算是經由離散傅立葉轉換(Discrete Fourier Transform, DFT)完成，使用預前編碼可降低均峰比(Peak-to-Average Power Ratio, PAPR)，有效降低功率使用，可以提高移動終端的功率發射效率，延長電池的使用時間，降低終端成本。

本篇論文將利用可程式化邏輯閘陣列(Field-Programmable Gate Array, FPGA)板結合射頻元件(AD9361)，所打造的軟體定義無線電平台實現，實現符合LTE 上行鏈路規格之發射機與接收機，並在實際空中對傳訊號。在發射機之訊號處理模組中設計了串列轉並列處理器、星座圖映射器、DFT 處理器、IFFT 處理器、循環字首置入器和領航碼置入器等，而在接收機設計了訊號同步器、FFT 處理器、通道估測器、通道等化器、IDFT 處理器等。

This paper will describe how to implement the LTE uplink transceiver specifications on software defined radio platform. LTE (Long Term Evolution) is important for fourth generation of mobile communication technologies. On the uplink transmission system, the LTE system uses SC-FDMA (Single-Carrier Frequency Division Multiple Access) technology. The SC-FDMA structure is like as OFDMA (Orthogonal Frequency Division Multiple Access). SC-FDMA pre-coded the information-bearing symbols by DFT (Discrete Fourier Transform). This pre-coding operation can reduce PAPR power.It can benefit power efficiency which used in mobile terminal and it can extend the usage time of the battery. It also can reduce manufacturing cost.

In this thesis, we conduct design and implementation of LTE uplink transceiver with FPGA (Field-programmable Gate Array) and RF component(AD9361). The transceiver can be realized with the Software Defined Radio platform. The transmitter includes parallel-to-serial module, constellation mapper, DFT, Invers FFT, cyclic prefix inserter and pilot inserter. The receiver includes signal synchronizer, FFT, channel estimator, channel equalizer, Invers DFT etc.

中文摘要    i
ABSTRACT    ii
謝誌    iii
目錄    iv
圖目錄    vii
表目錄    x
一、緒論    1
1    研究動機與背景    1
2    章節簡介    2
二、長期演進技術上行鏈路系統簡介    3
1    正交分頻多工調變原理    3
2    保護區間(Guard Interval)    6
3    正交分頻多重存取系統    8
4    單載波分頻多重存取系統    9
5    長期演進技術結構介紹    11
5.1    長期演進技術訊框架構類型    11
5.2    LTE 上行鏈路參考訊號配置    12
三、長期演進技術上行鏈路系統    13
1    星座圖映射    14
2    離散傅立葉轉換    16
2.1    Radix-2 DIF 演算法    16
2.2    WFTA 3 演算法    17
2.3    WFTA5    18
 
3    快速傅立葉轉換    21
4    循環字首    23
5    參考訊號    24
6    符碼時序同步(Symbol  Timing  Synchrnization)    26
6.1    符碼時序偏移討論    26
6.2    符碼時序同步原理    27
7    載波頻率同步(Carrier Frequency Synchronization)    29
7.1    載波頻率誤差之影響    29
7.2    載波頻率同步原理    32
8    通道估測(Channel Estimation)    33
8.1    最小平方近似法通道估測    33
8.2    多項式模型化通道估測(Polynomial Model Based)    35
8.3    取樣後維持通道估測(Sample and Hold)    37
四、LTE 上行鏈路發射機硬體實現    38
1    LTE 上行鏈路發射機系統架構    38
2    星座圖映射器    39
3    離散傅立葉轉換器    40
3.1    Radix-2 SDF 架構    41
3.2    WFTA SDF 架構    41
4    領航符碼置入器    43
5    子載波映射器    44
6    快速傅立葉轉換器    45
6.1    FFT/IFFT 切換    46
6.2    蝶型運算器    47
6.3    FFT 時序控制    49
6.4    位元反轉排序    49
7    循環字首置入器    51
五、LTE 上行鏈路接收機硬體實現    53
1    符碼時序同步器(Symbol  Timing  Synchronizer)    54
1.1    延遲相關器    54
1.2    峰值檢測器    55
1.3    符碼同步器    56
2    載波頻率同步器(Carrier   Synchronizer)    58
3    通道估測器(Channel Estimator)與等化器(Equalizer)    59
3.1    最小平方近似法模組    59
3.2    二次多項式模組    61
3.3    取樣後維持    63
3.4    通道等化器    64
六、軟體定義無線電平台    65
1    軟體定義無線電    65
2    軟體定義無線電平台    65
3    MATLAB to SIMIS Engine IC    67
4    FPGA(AC701)    68
5    RF module(AD9361)    69
6    實驗結果    71
七、結論    74
參考文獻    75
 

                                

[1]J.-H. Huang, “Design and implementation of lte uplink transceiver with fpga,”
National Central University, Master’s thesis, 2015.

[2]G. Wang, B. Yin, K. Amiri, Y. Sun, M. Wu, and J. R. Cavallaro, “Fpga pro- totyping of a high data rate lte uplink baseband receiver,” in 2009 Conference Record of the Forty-Third Asilomar Conference on Signals, Systems and Com- puters, pp. 248–252, IEEE, 2009.
[3]J. W. Cooley and J. W. Tukey, “An algorithm for the machine calculation of complex fourier series,” Mathematics of computation, vol. 19, no. 90, pp. 297– 301, 1965.
[4]A. Peled and A. Ruiz, “Frequency domain data transmission using reduced computational complexity algorithms,” in Acoustics, Speech, and Signal Pro- cessing, IEEE International Conference on ICASSP’80., vol. 5, pp. 964–967, IEEE, 1980.
[5]C. yi Lee, “Fpga implementation of mixed-radix design dft processor in the uplink lte system,” National Central University, Masters thesis, 2015.
[6]A. Sohl, T. Frank, and A. Klein, “Channel estimation for dft precoded ofdma with blockwise and interleaved subcarrier allocation,” in Proc. International OFDM Workshop 2006, 2006.
[7]P.-C. Wang, “Design and implementation of variable-length fast fourier trans- form processor in ofdm systems,” National Central University, Masters thesis, 2007.

[8]J. E. Volder, “The cordic trigonometric computing technique,” IRE Transac- tions on Electronic Computers, no. 3, pp. 330–334, 1959.
[9]X. Wang and K. R. Liu, “Channel estimation for multicarrier modulation sys- tems using a time-frequency polynomial model,” IEEE transactions on commu- nications, vol. 50, no. 7, pp. 1045–1048, 2002.
[10]H. Wang, X. You, B. Jiang, and X. Gao, “Performance analysis of frequency do- main equalization in sc-fdma systems,” in 2008 IEEE International Conference on Communications, pp. 4342–4347, IEEE, 2008.

簡易檢索 / 詳目顯示

相關論文