| 研究生: |
邱創文 Chaung-Wen Qiu |
|---|---|
| 論文名稱: |
PC-Based介面電路診斷測試之探討 |
| 指導教授: |
葉則亮
Tse-Liang Yeh |
| 口試委員: | |
| 學位類別: |
碩士 Master |
| 系所名稱: |
工學院 - 機械工程學系 Department of Mechanical Engineering |
| 畢業學年度: | 89 |
| 語文別: | 中文 |
| 論文頁數: | 55 |
| 中文關鍵詞: | PC-Based介面電路 、現場可規劃邏輯陣列 、診斷測試 、運動控制電路模組 |
| 相關次數: | 點閱:7 下載:0 |
| 分享至: |
| 查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報 |
本論文之目標是發展一個PC-Based運動控制器之原型機及其測試環境。測試之目標著重於電路硬體上,利用運動控制器上已有之現場可規劃邏輯陣列(Field Programmable Gate Array)或複雜可程式邏輯元件(Complex Programmable Logic Device)的硬體彈性,在測試時改變邏輯架構以利故障之偵測與隔離,檢查的方法係針對一待測電路(Circuit Under Test)的可能之故障狀況及其產生歧異輸出之對應來設計輸入測試樣本,如此比對待測電路之輸出與期望之正確輸出,就可診斷出待測電路之故障。
在前述概念下,測試法之程序、測試規劃之介面及運動模組之電路已開發完成並經測試,功能可靠。
[1] P.Goel, “An Implicit Enumeration Algorithm to Generate Tests for Combinational Logic Circuits”,IEEE Trans. on Comput, 1981.
[2] C.F. Wu, C.T. Huang, K.L. Cheng, and C.W. Wu, “Simulation-Based Test Algorithm Generation for Random Access Memories”, IEEE, 2000.
[3] A.J. van de Goor, “Using March Tests to Test SRAMs”, IEEE, 1993.
[4] C.F. Wu, C.T. Huang, and C.W. Wu, “RAMSES:a fast memory fault simulator”, on Proc. Int. Symp. Defect and Fault Torlerance in VLSI System, 1999.
[5] K.Chakrabarty and B.T.Murray, “Design of built-in test generator circuits using width comperssion,” IEEE Trans. Computer-Aided Design,1988.
[6] IEEE Std 1149.4, ”IEEE Standard for a Mixed-Signal Test Bus”,1999.
[7] “IEEE standard for VHDL Register Transfer Level (RTL) synthesis”, IEEE-SA Standards Board, 1999.
[8] M.A. Breuer, A.D. Friedman, “Diagnosis & Reliable Design of Digital System”, 1976.
[9] H.Y. Chang E. Manning and G. Metze, “Fault Diagnosis of Digital System”, 1970.
[10] KEF-Tech, “WINDRIVER V4 Developer’s Guide”, KRF-Tech, 2000.
[11] 何昌祐,”DSP應用於PC-Based運動控制器之技術分析”,機械月刊第二十四卷第二期。
[12] 林傳生, “使用VHDL電路設計語言之數位電路設計”, 儒林圖書有限公司, 1998.
[13] 唐佩忠, “VHDL與數位邏輯設計”, 高立圖書有限公司, 1999.
[14] 陳周造, “Borland C++ Builder by 100 Example入門與應用”, 博碩文化股份有限公司, 1997.