結合等化與取樣時脈同步雙迴路電路設計｜國立中央大學博碩士論文系統

簡易檢索 / 詳目顯示

回結果列表

研究生：	黃寶儒 Bao-Ru Huang
論文名稱：	結合等化與取樣時脈同步雙迴路電路設計 Design of Dual-loop TFO Combining with TEQ for Wired-line Communication Systems
指導教授：	薛木添 Muh-Tian Shiue
口試委員:
學位類別：	碩士 Master
系所名稱：	資訊電機學院 - 電機工程學系 Department of Electrical Engineering
論文出版年：	2013
畢業學年度：	101
語文別：	中文
論文頁數：	52
中文關鍵詞：	正交分頻多工、取樣時脈偏移
外文關鍵詞：	OFDM, TFO
相關次數：	點閱：10 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

正交分頻多工為現在通訊系統中常用的載波調變技術，是將頻寬分成多個正交的載波。但由於傳送端與接收端的不同步，產生了非同步效應破壞了相互正交，降低了系統的效能。
在本論文中首先介紹了正交分頻多工的非同步效應，接著說明估測及補償取樣時脈偏移的方法，然後提出利用自動增益與載波回復中的相位誤差估測出相位旋轉而後補償取樣時脈偏移。在電路方面，本論文結合了傳統時域等化器與內插器電路，將係數收斂後閒置的電路當做內插器使用，以提高電路的使用率。

Orthogonal frequency division multiplex, by dividing the bandwidth into multiple orthogonal carriers, is one of the carrier modulation techniques now commonly used in communication system. The orthogonality, however, is impaired by the unsynchronization of the frequency between transmitter and the receiver, which will decrease the efficiency of the system.
The thesis at first introduces the unsynchronization effect in orthogonal frequency division multiplex and how to estimate as well as how to compensate the sampling clock offset. We use the phase errors in automatic gain and carrier recovery to estimate the sampling clock offset resulting in the phase rotation. In the circuit design section, due to the combination of the time domain equalizer and the interpolator circuit, the idle circuit of TEQ can be used as the interpolator circuit to increase the efficiency of the circuit system.

摘要    I
ABSTRACT    II
致謝    III
目錄    IV
圖目錄    VI
表目錄    VIII
第一章 緒論    1
1.1 正交分頻多工調變介紹    1
1.1.1 正交分頻多工    1
1.1.2 正交分頻多工數學模型    1
1.1.3 循環字首    2
1.1.4 正交分頻多工系統架構    3
1.2 研究動機    4
1.3 論文架構    4
第二章 OFDM等化與同步架構    5
2.1 時域等化器    5
2.1.1 LMS時域等化器    5
2.2 頻域等化器    8
2.2.1 直角座標系LMS頻域等化器    8
2.2.2 極座標系LMS頻域等化器    10
2.3 取樣時脈偏移同步    14
2.3.1 取樣時脈偏移效應    15
2.3.2 取樣時脈偏移估測    17
2.3.3 取樣時脈偏移補償    18
第三章 結合等化器與取樣時脈偏移同步架構    27
3.1 利用頻域等化器估測取樣時脈偏移    27
3.2 利用時域等化器補償取樣時脈偏移    30
3.3 結合等化與取樣時脈同步雙迴路架構    34
3.4 系統模擬    35
第四章 電路架構設計    39
4.1 電路設計    39
4.2 定點數模擬    46
4.2 RTL模擬驗證    48
第五章 結論    51
參考文獻    52


                                

[1] G. Ysebaert, K. Van Acker, M. Moonen and B. De Moor, ”Constraints in Channel Shortening Equalizer Design for DMT-Based Systems,” ELSEVIER, Jan 2002.
[2] C. Richard Johnson Jr. and William A. Setharess, Telecommunication Breakdown, Prentice Hall, Upper Saddle River, New Jersey, 2004
[3] Z. Smkkal, P. Silhae and P. Rajmic,“Time Domain Equalization for ADSL Technology and its Optimization,”IEEE,2003.
[4] M. T. Shiue and S. S. Long, ”A Blind Frequency-Domain Equalization Algorithm for OFDM/DMT System Based On AGC And Carrier Recovery,” ITC-CSCC2005, Korea.
[5] Majumder and J. Caffery Jr.,”Power Line Communication: an Overview,” IEEE POTENTIALS, OCT/NOV 2004.
[6] F. M. Gardner, ”Interpolation in Digital Modems-Part II: Implementation and Performance,” IEEE Transactions on communications,vol.41,no 6,June 1993.
[7] C. F. Wu, M. T. Shiue and C. K. Wang, ”Joint Carrier Synchronization and Equalization for Packet-Based OFDM Systems in Multipath Fading Channel,” IEEE Transactions on Vehicular Technology. April 2009.
[8] S. Moridi and H. Sari, ”Analysis of Four Decision-Feedback Carrier Recovery Loops in the Presence of Interference,” IEEE Transactions of Wireless Communications, vol. COM-33, pp.543-550,1985.

簡易檢索 / 詳目顯示

相關論文