跳到主要內容

簡易檢索 / 詳目顯示

回結果列表
研究生： 黃敏綺
Min-Chi Huang
論文名稱： 區塊劃分的缺失 於二維半導體元件模擬之探討
Area-Partition Problems in 2-D Semiconductor Device Simulation
指導教授： 蔡曜聰
Yao-Tsung Tsai
口試委員:
學位類別： 碩士
Master
系所名稱： 資訊電機學院 - 電機工程學系
Department of Electrical Engineering
論文出版年： 2015
畢業學年度： 103
語文別： 中文
論文頁數： 55
中文關鍵詞： 二維半導體模擬 、直角三角形網格模組
外文關鍵詞： 2-D Semiconductor Device Simulation, Right Rectangle grid model
相關次數： 點閱：7  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 在模擬特殊結構元件時，以微積分觀念，我們通常會將其不規則或圓弧設計處切割更細更密，使數值網格能更貼近且佈滿整塊模擬區域，並延伸節點掃描概念，發展出以區域掃描的方式完成等效電路的模擬，然而我們發現切割加密後，多出的節點會對於模擬結果造成極大誤差，因此於此論文中，我們深入探討誤差發生原因，開發出以三塊直角三角形網格做為漸變層以修正誤差，再以簡單電阻驗證無誤後，應用於不均勻電場中電流深度量測與pn二極體，並與規則分割方式比較精準度與模擬效率。

    For simulation of semiconductor device with special structure , we usually partition irregular region into smaller pieces to make an appropriate grid to provide a reasonable approximation of geometry. However, additional node caused by incorrect area-partition will result in unpredictable errors. In this thesis, we develop a transition layer with three right-angled triangle meshes. For verification , a simple resistor will be simulated and compared to the theoretical value. Finally, we apply this transition layer to simulate the current density profile in different depths for a resistor , and to simulate PN junction characteristics.

    摘要‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧I Abstract‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧II 目錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧III 圖目錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧IV 表目錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧VI 第一章 簡介‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧1 第二章 節點掃描與區塊掃描之共同邏輯‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧3 2.1 線性電路掃描‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧3 2.2 非線性電路掃描與牛頓拉森之運算關係‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧7 2.3 二維元件區塊掃描‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧11 第三章 疏密方格模擬探討‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧15 3-1 疏密方格介面缺失探討‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧15 3-2 疏密方格介面誤差分析‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧18 3-3 疏密方格介面誤差改善模組‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧23 第四章 疏密網格結合漸變層應用‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧30 4-1 二維電阻電流密度深度偵測的應用‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧30 4-2 漸變層網格應用於PN接面‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧35 4-3 串聯網格對於T字路口影響‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧40 第五章 結論‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧43 參考文獻‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧44

    [1] J. D. Plummer, M. D. Deal, and P. B. Griffin, “Silicon VLSI Technology: Fundamentals, Practice and Modeling, ’’ NJ: Prentice Hall, 2000.

    [2] H. Lv, Y. Wang, “Partition Triangle Meshes into Coarsely Quadrangular Segmentation’’, Fuzzy Systems and Knowledge Discovery, 2008. FSKD '08. Fifth International Conference , vol. 4, pp. 590-594 , 2008.

    [3] S. Saha, “MOSFET test structures for two-dimensional device simulatio”, Solid-State Electronics, vol. 38, no. 1, pp. 69-73, 1995.

    [4] J. Vlach, K. Singhal, Computer Methods for Circuit Analysis and Design, 2nd ed., John Wiley & Sons, Inc. New York, NY, USA, Chapter 2, 1994.

    [5] R. A. Jabr, M. Hamad, Y. M. Mohanna, “Newton-Raphson solution of Poisson's equation in a pn diode”, Int. J. Electrical Eng. Educ., Jan. 2007.

    [6] D. K. Cheng, Field and wave electromagnetics, 2nd ed., Addison-Wesley Publishing Company, Inc., 1989.

    [7] J. L. Hong,“Analysis and Simulation of 2-D Semiconductor Device by Linear Components,” M.S. thesis, Dept. Elect. Eng., Natl. Cent. Univ., Chung-Li city, Taiwan, R.O.C., 2010.

    [8] D. A. Neamen, Semiconductor physics and devices: Basic Principles, 4th ed., McGraw-Hill, Chapter 10, 2012.

    QR CODE
    :::