使用空間相關性分析之雙級運算放大器佈局｜國立中央大學博碩士論文系統

簡易檢索 / 詳目顯示

回結果列表

研究生：	謝恂 Shyun Hsieh
論文名稱：	使用空間相關性分析之雙級運算放大器佈局 Two-Stage OP-Amp Layout by Spatial Correlation Analysis
指導教授：	陳竹一 Jwu-E Chen
口試委員:
學位類別：	碩士 Master
系所名稱：	資訊電機學院 - 電機工程學系 Department of Electrical Engineering
畢業學年度：	94
語文別：	中文
論文頁數：	50
中文關鍵詞：	最佳佈局方式、不匹配、空間相關性
外文關鍵詞：	parameter variation, mismatch, spatial correlation
相關次數：	點閱：15 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

傳統在做電路模擬分析時，往往將元件參數彼此間的變動視為獨立而不相關，但是電路在晶圓廠製造過程中，電晶體彼此間的參數變動會有某種程度的關聯性；故本論文主要是建立一個：引入元件參數彼此間有空間相關性的模擬方式，來分析雙級運算放大器效能的表現，並藉由此方法來找尋類比電路在佈局時電晶體最佳的擺放位置。

We used to treat the parameter between devices as independent in traditional circuit simulation. However, the parameter variation in each transistor should have certain correlation during manufacturing process. This thesis presents a methodology to simulate a two-stage OP-Amplifier with spatial correlation in each transistor parameter. Based on this method, the best transistor permutation in this analog circuit is found.

摘  要	I
Abstract	III
誌  謝	IV
目  錄	V
圖目錄	VIII
表目錄	X
第一章 簡介	1
第二章 前置作業	3
2-1 電晶體的不匹配	3
2-2 不匹配參數的萃取與統計特性	5
2-3 相關性基本定理	8
2-3-1 平均值(mean, μ)	8
2-3-2 變異數(variance, σ2)	8
2-3-3 標準差(standard deviation, σ)	8
2-3-5 相關係數(Correlation coefficient, ρ)	10
2-4空間上的相關性	11
第三章 實驗設計	14
3-1 CMOS雙級運算放大器的設計	15
3-2 產生多維相關性矩陣	19
3-2-1 臨限電壓的平均值	19
3-2-2 臨限電壓的標準差	20
3-2-3 臨限電壓的相關係數矩陣	21
3-3 改良原電路檔	23
3-4 兩步驟的電晶體擺置程序	23
第四章 實驗結果	27
4-1 步驟一：找出大盤面下不同需求的最佳佈局方式	28
4-1-1 輸入偏移電壓較好的排法	28
4-1-2 迴轉率(Slew Rate)較好的排法	32
4-1-3 輸出電壓擺幅(Output Swing Range, OSR)較好的排法	37
4-1-4 整理三種不同需求中較佳的排列方式	40
4-2  步驟二：針對大盤面下好的排法找出較佳的分段排法	43
4-2-1 分段式佈局的優點	43
4-2-2 找出好的分段式排法	45
第五章 結論	47
參考文獻	48

                                

[1] M. J. M. Pelgrom, A. C. J. Duinmaijer, and A. P. G. Welbers, “Matching properties of MOS transistors,” IEEE J. Solid State Circuits, vol. 24, Page(s): 1433-1440, October 1989.
[2] Teresa Serrano-Gotarredona, Bernabe Linares-Barrabco, “Systematic CMOS Transistor Mismatch Characterization” Digital Object Identifier 10.1109/ISCAS.1996.541913, Vol. 4, Page(s): 113-116, May 1996.
[3] Teresa Serrano-Gotarredona, Bernabe Linares-Barrabco, “Cheap and Easy Systematic CMOS Transistor Mismatch Characterization” Digital Object Identifier 10.1109/ISCAS.1998.706977, Vol. 2, Page(s): 466-469, 31 May - 3 June 1998.
[4] Teresa Serrano-Gotarredona, Bernabe Linares-Barrabco, “A Methodology for MOS Transistor Mismatch Parameter Extraction and Mismatch Simulation” Digital Object Identifier 10.1109/ISCAS.2000.858700, Vol. 4, Page(s): 109-112, 28-31 May 2000.
[5] Teresa Serrano-Gotarredona, Bernabe Linares-Barrabco, “A New Five-Parameter MOS Transistor Mismatch Model” IEEE Electron Device Letters, Vol. 21, No.1, Page(s): 37-39, January 2000.
[6] 戴于峻，“互補式金氧半電晶體不匹配及電路效能評估之相關性分析”，中華大學電機工程學系碩士班電子電路組，July 2003.
[7] Sachin Sapatnekar, Vivek De, Michael Orshansky, Nagib Hakim, “Statistical Performance Analysis and Optimization of Digital Circuits”, Annual ACM IEEE Design Automation Conference, June 2005.
[8] Jinjun Xiong, Vladimir Zolotov, Let He, “Robust Extraction of Spatial Correlation”, International Symposium on Physical Design, SESSION: Timing and variability, Page(s): 2-9, April 2006.
[9] 宋易書，“砌磚︰一個使用空間相關性分析以利性能調整的雙步驟佈局擺設程序”，中華大學電機工程學系碩士班電子電路組，July 2004.
[10] P. E. ALLEN and D. R. HOLBERG, “CMOS Analog Circuit
Design”, Oxford University Press, Inc., 2002.
[11] 王生勳，“EMN_RVG︰用於電路分析的加強化多維常態隨機向量產生器”，中華大學電機工程學系碩士班電子電路組，July 2000.
[12] Behzad Razavi, “Design of Analog CMOS Integrated Circuits”,
McGraw-Hill Companies, Inc., 2001.
[13] 黃弘一, “Mixed-Signal IC Layout and Analysis”, 混合訊號式積體電路佈局與分析研討會, April 2003.

簡易檢索 / 詳目顯示

相關論文